Prefazione

Capitolo 1

Introduzione

Capitolo 2

Algebra di Boole e di commutazione

2.1 Algebra di Boole

2.1.1 Proprietà dell'algebra

2.2 Algebra di commutazione

2.3 Funzioni ed espressioni

2.3.1 Espressioni booleane

2.3.2 Funzioni booleane

2.3.3 Tabella della verità

2.3.4 Funzioni non completamente specificate

2.4 Forme canoniche

2.4.1 Teorema di espansione

2.4.2 Prima forma canonica

2.4.3 Seconda forma canonica

2.5 Espressioni e proprietà dell'algebra 2.6 Porte logiche

2.6.1 Operatori funzionalmente completi: NAND

2.6.2 Altre porte logiche

2.7 Circuiti logici

Esercizi

Capitolo 3

La codifica dell'informazione

3.1 Codici e codifiche

3.2 Codici numerici

3.3 Rappresentazione dei numeri naturali 3.3.1 Codifica naturale

3.4 Rappresentazione dei numeri relativi

3.4.1 Codifica in modulo e segno 3.4.2 Codifica in complemento alla base

3.4.3 Codifica in complemento alla base diminuita

3.5 Rappresentazione dei numeri razionali

3.5.1 Codifica in virgola fissa 3.5.2 Codifica in virgola mobile

3.5.3 Standard IEEE 754

3.6 Altri codici

3.6.1 Binary-coded decimal (BCD)

3.6.2 Gray 3.6.3 One-hot

3.7 Aritmetica binaria

3.7.1 Somma

3.7.2 Somma algebrica in codifica modulo

3.7.3 Somma algebrica in complemento

3.7.4 Somma algebrica in complemento

3.7.5 Moltiplicazione in codifica binaria naturale

3.7.6 Moltiplicazione in codifica modulo

3.7.7 Moltiplicazione in complemento a 2

Esercizi

Capitolo 4

Reti combinatorie

4.1 Introduzione

4.2 Formalizzazione della specifica

4.3 Sintesi

4.3.1 Prima forma canonica

4.3.2 Seconda forma canonica

4.3.3 Funzioni non completamente specificate

4.4 Minimizzazione esatta

4.4.1 Metodo delle mappe di Karnaugh

4.4.2 Metodo di Quine-McCluskey 4.4.3 Metodi di supporto alla copertura

4.5 Minimizzazione euristica di reti a due livelli

4.5.1 Approccio iterativo

4.5.2 Descrizione del problema e soluzione iniziale

4.5.3 Trasformazioni

4.6 Minimizzazione euristica di reti su più livelli 4.6.1 Modello di riferimento 4.6.2 Trasformazioni

4.6.3 Applicazione delle trasformazioni

Esercizi

Capitolo 5

Circuiti combinatori speciali

5.1 Reti combinatorie di base

5.1.1 Multiplexer

5.1.2 Demultiplexer 5.1.3 Decoder

5.1.4 Priority encoder 5.2 Sommatori e sottrattori

5.2.1 Sommatori ripple-carry

5.2.2 Sommatori carry look-ahead

5.2.3 Sommatori carry-save

5.2.4 Sommatori misti

5.2.5 Sommatori / sottrattori

5.3 Complementatori

5.3.1 Complemento a uno

5.3.2 Complemento a due

5.4 Comparatori

5.4.1 Comparatori di uguaglianza

5.4.2 Comparatori generici

5.5 Moltiplicatori

5.6 Unità aritmetico logiche 5.6.1 Multiplexed ALU

5.6.2 Bit-sliced ALU

Capitolo 6

Macchine a stati finiti

6.1 Introduzione

6.2 Macchina di Moore e macchina di Mealy

6.3 Modelli per le macchine a stati finiti

6.3.1 Grafo di transizione dello stato

6.3.2 Tabella di transizione dello stato o tabella degli stati

6.3.3 Modello di Huffman

6.3.4 Rete logica sincrona

6.3.5 Differenze tra modelli comportamentali e modelli comportamentali/strutturali

6.4 Procedura di trasformazione dei modelli

6.4.1 Procedura per il passaggio da una macchina di Moore a una di Mealy

6.4.2 Procedura per il passaggio da una macchina di Mealy a una di Moore

Esercizi

Capitolo 7

Bistabili

7.1 Introduzione

7.2 Classificazione basata sulla modalità di sincronizzazione

7.2.1 Latch SR asincrono

7.2.2 Latch SR sincrono

7.2.3 Flip-flop master-slave 7.2.4 Flip-flop data lock-out

7.2.5 Flip-flop edge-triggered

7.3 Classificazione basata sul tipo

7.3.1 Tipo SR

7.3.2 Tipo

7.3.3 Tipo JK

7.3.4 Tipo

7.4 Temporizzazione e metastabilità

7.5 Ingressi asincroni di preset e clear

7.6 Analisi di funzionamento temporale

Esercizi

Capitolo 8

Sintesi delle macchine a stati finiti

8.1 I passi della fase di progetto

8.2 Dalla specifica al diagramma dello stato

8.2.1 Stato di partenza

8.3 Modelli di Mealy e di Moore

8.4 Sequenza di interesse e completamento delle transizioni

8.5 Dal diagramma di stato alla tabella degli stati

8.6 Codifica dello stato

8.6.1 Codifica a distanza minima

8.6.2 Codifica a priorità 8.6.3 Codifica basata sull'uscita

8.7 Dalla tabella delle transizioni di stato codificato alla tabella delle eccitazioni

8.8 Riepilogo

Esercizi

Capitolo 9

Ottimizzazione delle macchine a stati finiti

9.1 Introduzione

9.2 Macchine completamente specificate

9.3 Macchine non completamente specificate

Esercizi

Capitolo 10

Ottimizzazione strutturale

10.1 Introduzione

10.2 Retiming

10.2.1 Modello per il retiming

10.2.2 Aspetti generali

10.2.3 Minimizzazione del periodo di clock

10.2.4 Minimizzazione dell'area

10.2.5 Pipelining ottimo

10.3 Peripheral retiming

Esercizi

Capitolo 11

Circuiti sequenziali speciali

11.1 Registri

11.1.1 Registro parallelo/parallelo

11.1.2 Registro serie/parallelo

11.1.3 Registro serie/serie

11.1.4 Registro serie/serie circolare

11.1.5 Registro parallelo/serie

11.2 Contatori

11.2.1 Progettazione comportamentale dei contatori

11.2.2 Progettazione strutturale dei contatori

11.2.3 Contatori veloci

Bibliografia